vivado-EDA365

研发资源 > 标签 > vivado

|相关技术

查看更多 >>

Vivado软件仿真DDS核的过程中应该注意的问题

发布时间：2020-09-11

本人需要利用Vivado软件中的DDS核生成一个正弦信号.由于后期还要生成线性调频信号.如果直接编写代码生成比特流文件下载到板子上进行验证会使工作的效率大大下降.所有想利用Vivado软件功能仿真.这样可以极大的提 ...<全部>

放大器-比较器-模拟开关

|

56

Vivado IPI 为 Aurora 设计开放 FPGA 共享资源

发布时间：2020-07-10

赛灵思的IPIntegrator工具可帮助您改善设计输入生产力和多核Aurora设计的资源优化.作者:KKrishnaDeepak赛灵思高级设计工程师kde@xilinx.comDineshKumar赛灵思高级工程经理dineshk@xilinx.comJayaramPVSS赛灵思高级 ...<全部>

嵌入式开发

|

vivado
Aurora

108

赛灵思新一代Vivado设计套件首次面向公众开放

发布时间：2020-07-09

将C语言和RTL转换的实现速度加快四倍.性能提升达15%All Programmable FPGA.SoC和3D IC的全球领先供应商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布首次面向所有用户全面开放其新一代设计环境Vivado™设计套 ...<全部>

可编程逻辑

|

34

创建ZYNQ处理器设计和Logic Analyzer的使用

发布时间：2020-07-09

我们的目的是创建一个Zynq Soc处理器设计.并用Logic Analyzer来调试我们感兴趣的信号.首先.打开Vivado.创建一个工程. 添加这几个IP核.点击Run Connection Automation.让软件自动帮我们连起来.在打开的对话框 ...<全部>

可编程逻辑

|

171

使用赛灵思Vivado设计套件的九大理由

发布时间：2020-07-09

您的开发团队是否需要在极短的时间内打造出既复杂又富有竞争力的新一代系统?赛灵思All Programmable器件可助您一臂之力.它相对传统可编程逻辑和I/O.新增了软件可编程ARM®处理系统.可编程模拟混合信号(AMS)子系统 ...<全部>

嵌入式开发

|

158

创建ZYNQ处理器设计和Logic Analyzer的使用

发布时间：2020-07-01

我们的目的是创建一个Zynq Soc处理器设计.并用Logic Analyzer来调试我们感兴趣的信号.首先.打开Vivado.创建一个工程.添加这几个IP核.点击Run ConnecTIon AutomaTIon.让软件自动帮我们连起来.在打开的对话框 ...<全部>

嵌入式开发

|

101

使用VIVADO对7系列FPGA的高效设计心得

发布时间：2020-07-01

随着xilinx公司进入20nm工艺.以堆叠的方式在可编程领域一路高歌猛进.与其配套的EDA工具--新一代高端FPGA设计软件VIVADO也备受关注和饱受争议.我从2012年开始使用VIVADO.像所有刚推出的软件一样.在刚推出的时候 ...<全部>

嵌入式开发

|

181

用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式视觉应用开发

发布时间：2020-06-24

将VivadoHLS与OpenCV库配合使用.既能实现快速原型设计.又能加快基于Zynq All ProgrammableSoC的SmarterVision系统的开发进度.计算机视觉技术几年来已发展成为学术界一个相当成熟的科研领域.目前许多视觉算法来自 ...<全部>

嵌入式开发

|

65

用Xilinx Vivado HLS实现浮点复数QRD矩阵分解

发布时间：2020-06-18

在数字信号处理领域.如自适应滤波.DPD系数计算.MIMO Decoder 等.常常需要矩阵解方程运算以获得其系数.因此需对矩阵进行求逆运算.然而.由于直接对矩阵求逆会导致庞大的运算量.所以在实际工程中往往需要先将矩 ...<全部>

嵌入式开发

|

vivado
Xilinx

91

赛灵思Virtex-7 H580T常见问题解答

发布时间：2020-06-16

1. 赛灵思发布了什么信息?· 赛灵思宣布开始发货全球首款3D异构All Programmable器件- Virtex-7 H580T FPGA.· Virtex-7 HT 采用赛灵思堆叠硅片互联 (SSI) 3D 中介层(interposer)技术.是业界带宽 ...<全部>

技术百科

|

153

上一个下一个

国产PCIe Retimer芯片！破解高速传输信号完整性难题

国产PCIe Retimer芯片！破解高速传输信号完整性难题

|相关标签

|热门文章

Vivado工程经验与各种时序约束技巧分享

赛灵思Virtex-7 H580T常见问题解答

使用VIVADO对7系列FPGA的高效设计心得

Board从入门到精通系列(七)

Vivado使用误区与进阶--在Vivado中实现ECO功能